Откривање дизајна и производње чипова од силицијум-карбида (SiC): Од основа до примене

Силицијум-карбидни (SiC) MOSFET-ови су високо-перформансни полупроводнички уређаји за снагу који су постали неопходни у индустријама, од електричних возила и обновљивих извора енергије до индустријске аутоматизације. У поређењу са традиционалним силицијумским (Si) MOSFET-овима, SiC MOSFET-ови нуде супериорне перформансе у екстремним условима, укључујући високе температуре, напоне и фреквенције. Међутим, постизање оптималних перформанси у SiC уређајима иде даље од пуког добијања висококвалитетних подлога и епитаксијалних слојева – то захтева пажљив дизајн и напредне производне процесе. Овај чланак пружа детаљно истраживање структуре дизајна и производних процеса који омогућавају високо-перформансне SiC MOSFET-ове.

1. Дизајн структуре чипа: Прецизан распоред за високу ефикасност

Дизајн SiC MOSFET-ова почиње са распоредомSiC плочица, што је основа за све карактеристике уређаја. Типичан SiC MOSFET чип састоји се од неколико критичних компоненти на својој површини, укључујући:

• Изворни пад

• Подлога за капију

• Келвинов изворни јастук

TheПрстен за завршетак ивице(илиПритисни прстен) је још једна важна карактеристика која се налази око периферије чипа. Овај прстен помаже у побољшању пробојног напона уређаја ублажавањем концентрације електричног поља на ивицама чипа, чиме се спречавају струје цурења и побољшава поузданост уређаја. Типично, прстен за завршетак ивице је заснован наПродужетак завршетка споја (JTE)структура, која користи дубоко допирање за оптимизацију расподеле електричног поља и побољшање напона пробоја MOSFET-а.

2. Активне ћелије: Језгро перформанси пребацивања

TheАктивне ћелијеУ SiC MOSFET-у су одговорне за проводљивост струје и прекидање. Ове ћелије су распоређене паралелно, при чему број ћелија директно утиче на укупни отпор у укљученом стању (Rds(on)) и капацитет струје кратког споја уређаја. Да би се оптимизовале перформансе, растојање између ћелија (познато као „размак између ћелија“) је смањено, побољшавајући укупну ефикасност проводљивости.

Активне ћелије могу бити дизајниране у два основна структурна облика:раванировструктуре. Планарна структура, иако једноставнија и поузданија, има ограничења у перформансама због размака између ћелија. Насупрот томе, ровне структуре омогућавају већу густину распореда ћелија, смањујући Rds(on) и омогућавајући руковање већом струјом. Иако ровне структуре добијају на популарности због својих супериорних перформанси, планарне структуре и даље нуде висок степен поузданости и настављају да се оптимизују за специфичне примене.

3. JTE структура: Побољшање блокирања напона

TheПродужетак завршетка споја (JTE)Структура је кључна карактеристика дизајна SiC MOSFET-ова. JTE побољшава способност уређаја да блокира напон контролишући расподелу електричног поља на ивицама чипа. Ово је кључно за спречавање превременог пробоја на ивици, где су често концентрисана висока електрична поља.

Ефикасност JTE зависи од неколико фактора:

• Ширина JTE региона и ниво допингаШирина JTE региона и концентрација примеса одређују расподелу електричног поља на ивицама уређаја. Шири и јаче допирани JTE регион може смањити електрично поље и повећати пробојни напон.

• Угао и дубина конуса JTEУгао и дубина JTE конуса утичу на расподелу електричног поља и на крају утичу на пробојни напон. Мањи угао конуса и дубља JTE област помажу у смањењу јачине електричног поља, чиме се побољшава способност уређаја да издржи веће напоне.

• Површинска пасивацијаПовршински слој пасивације игра виталну улогу у смањењу површинских струја цурења и повећању напона пробоја. Добро оптимизован слој пасивације осигурава да уређај поуздано ради чак и при високим напонима.

Термално управљање је још једно кључно разматрање у JTE дизајну. SiC MOSFET-ови су способни да раде на вишим температурама од својих силицијумских пандана, али прекомерна топлота може да деградира перформансе и поузданост уређаја. Као резултат тога, термички дизајн, укључујући дисипацију топлоте и минимизирање термичког напрезања, је кључан за обезбеђивање дугорочне стабилности уређаја.

4. Губици при пребацивању и отпорност проводљивости: Оптимизација перформанси

У SiC MOSFET-овима,отпор проводљивости(Rds(on)) игубици при пребацивањусу два кључна фактора који одређују укупну ефикасност. Док Rds(on) управља ефикасношћу проводљивости струје, губици при пребацивању настају током прелаза између укљученог и искљученог стања, доприносећи стварању топлоте и губитку енергије.

Да би се оптимизовали ови параметри, потребно је узети у обзир неколико фактора дизајна:

• Размак између ћелијаРазмак између активних ћелија игра значајну улогу у одређивању Rds(on) и брзине пребацивања. Смањење корака омогућава већу густину ћелија и мањи отпор проводљивости, али однос између величине корака и поузданости капије такође мора бити уравнотежен како би се избегле прекомерне струје цурења.

• Дебљина оксида капијеДебљина слоја оксида капије утиче на капацитивност капије, што заузврат утиче на брзину пребацивања и Rds(on). Тањи оксид капије повећава брзину пребацивања, али такође повећава ризик од цурења капије. Стога је проналажење оптималне дебљине оксида капије неопходно за балансирање брзине и поузданости.

• Отпор капијеОтпор материјала капије утиче и на брзину пребацивања и на укупни отпор проводљивости. Интеграцијомотпор капиједиректно у чип, дизајн модула постаје поједностављенији, смањујући сложеност и потенцијалне тачке отказа у процесу паковања.

5. Интегрисани отпор капије: Поједностављивање дизајна модула

У неким SiC MOSFET дизајнима,интегрисани отпор капијесе користи, што поједностављује дизајн модула и процес производње. Елиминисањем потребе за спољним отпорницима капије, овај приступ смањује број потребних компоненти, смањује трошкове производње и побољшава поузданост модула.

Укључивање отпорника капије директно на чип пружа неколико предности:

• Поједностављено склапање модулаИнтегрисани отпорник капије поједностављује процес ожичења и смањује ризик од квара.

• Смањење трошковаЕлиминисање спољних компоненти смањује трошкове материјала (BOM) и укупне трошкове производње.

• Побољшана флексибилност паковањаИнтеграција отпорности капије омогућава компактније и ефикасније дизајне модула, што доводи до побољшаног искоришћења простора у финалном паковању.

6. Закључак: Комплексан процес пројектовања напредних уређаја

Пројектовање и производња SiC MOSFET-ова подразумева сложену интеракцију бројних параметара дизајна и производних процеса. Од оптимизације распореда чипа, дизајна активних ћелија и JTE структура, до минимизирања отпора проводљивости и губитака при прекидању, сваки елемент уређаја мора бити фино подешен како би се постигле најбоље могуће перформансе.

Са континуираним напретком у дизајну и технологији производње, SiC MOSFET-ови постају све ефикаснији, поузданији и исплативији. Како расте потражња за високоперформансним, енергетски ефикасним уређајима, SiC MOSFET-ови су спремни да играју кључну улогу у напајању следеће генерације електричних система, од електричних возила до мрежа обновљивих извора енергије и шире.